Da non perdere all'evento DVCon Europe: Aldec tiene un tutorial e delle dimostrazioni sull'adozione di una metodologia di verifica universale (Universal Verification Methodology, UVM) semplificata per abilitare l'accelerazione basata su FPGA

MONACO, 05/11/2015 (informazione.it - comunicati stampa - scienza e tecnologia)

Aldec, Inc., un'azienda pionieristica impegnata nello sviluppo di soluzioni per la simulazione di linguaggi HDL misti e la verifica assistita da hardware per progettatori di sistemi e ASIC, sta sostenendo la seconda edizione della conferenza annuale DVCon Europe che si svolgerà a Monaco l'11 e il 12 novembre. Aldec non solo è stata scelta per presentare un tutorial tecnico sull'accelerazione UVM, bensì essa terrà anche delle dimostrazioni dal vivo alla fiera che si svolgerà in concomitanza con la conferenza sulla verifica assistita da hardware dell'UVM in conformità alle linee guida per la semplificazione dell'UVM di Doulos Ltd. John Aynsley, Direttore tecnologico presso Doulos, il quale ha messo a punto lo standard UVM, ha dichiarato: “Sono lieto del fatto che Aldec appoggi il nostro approccio di semplificazione dell'UVM quale ottimo punto d'inizio e strumento educativo.”